회사/산업 · 삼성전자 / 공정기술
Q. 반도체 공정 별 웨이퍼 맵의 셀 값 기준이 궁금합니다
웨이퍼 내의 공정 산포를 계측하기 위해 공정 별로 다양한 측정 지수가 있을 것 같고 이를 웨이퍼 맵 형태로 관찰한다고 알고 있습니다. 이때 실제 각 공정 엔지니어가 어떤 지수를 주로 관찰하며 불량 유형을 알아내거나 산포를 개선하는지 알고 싶습니다.
2026.08.07
답변 6
- 탁탁기사삼성전자코사장 ∙ 채택률 78% ∙일치회사
채택된 답변
공정별로 다 다릅니다 ㅎ 에치가 보편적으로 이슈가 많고 팀이 크니 에치 전체웨이퍼맵에서 cdu 즉 에치이후 cd의 균일도인 cduniformity이런것을 3sigma로 표현하고 평균에서 얼마나 멀어져있는지를 스펙으로 둡니다. 또 얼마나 잘 깎였는지 원하는 타겟대비 몇nm가 벗어났는지 이런걸 보기위해서 계측 후에 여러 계측 산포도보구요 ㅎ cvd의 경우도 단막의 균일도도 보고 roughness도보고.. 포토의경우는 pr 의 dev이 잘 됐는지.. 연사가안됐는지 등등 공정마다 보는 파라미터가 정말 다양해요~
- 삼삼성 고인불삼성전자코이사 ∙ 채택률 72% ∙일치회사직무
공정엔지니어라면 AVG Range std 다보죠 기본 of 기본입니다 채택부탁드립니다.
- 흰흰수염치킨삼성전자코전무 ∙ 채택률 57% ∙일치회사직무
안녕하세요. 멘토 흰수염치킨입니다. 담당 공정마다 달라요 공정마다 주요하게 보는 파라미터가 있어요 공정을 말해주셔야 알려줄 수 있어요 도움이 되었으면 좋겠네요. ^_^
- PPRO액티브현대트랜시스코부사장 ∙ 채택률 100%
지금 상황에서는 아예 다른 직무로 전환하기보다 현재 경력을 활용해서 이직 범위를 넓히는 것이 훨씬 좋아 보입니다. 재료공학 전공에 친환경 플라스틱 연구 경험이 있고 현재 실제 기업에서 재생플라스틱의 연구개발과 다양한 어플리케이션 적용까지 하고 있다면 신입 지원자와 달리 이미 소재 개발의 전 과정을 경험하고 있다는 것이 강점입니다. 다만 본인이 중합 경험이 없다는 이유로 석유화학사의 중합 연구직을 중심으로 지원하면 계속 전공과 경력의 간극 때문에 불리할 수 있습니다. 제가 보기에는 재생소재 개발과 고분자 소재개발, 컴파운딩과 복합재 개발, 소재 응용개발, 제품개발 쪽을 우선적으로 넓혀보는 것이 좋습니다. 특히 자동차와 전기전자와 포장재와 건축자재처럼 실제 제품에 소재를 적용하는 기업을 찾아보세요. 현재 하시는 업무가 재생플라스틱 자체를 연구하는 데서 끝나는 것이 아니라 특정 제품의 요구 물성을 맞추고 소재를 변경하고 평가하는 업무라면 소재개발보다는 오히려 응용개발이나 제품개발 직무에서 강점이 더 크게 나타날 수도 있습니다. 분석 경험도 애매하다고 생각하실 필요는 없습니다. 분석만 하는 직무가 맞지 않는다면 분석기기를 사용할 수 있다는 것을 핵심으로 내세우지 말고 소재의 문제를 발견하고 배합이나 공정 조건을 변경하고 물성을 평가하고 실제 적용 가능성을 판단했다는 흐름으로 정리하는 것이 중요합니다. 기업에서는 분석기기 자체보다 소재의 성능을 개선하기 위해 실험을 설계하고 결과를 해석해서 다음 실험으로 연결할 수 있는 연구개발 역량을 봅니다. 제지 쪽에서 최종까지 가셨다는 것도 상당히 의미 있는 신호입니다. 현재 경력이 시장에서 통하지 않는 것이 아니라 지원하는 직무와 기업의 범위를 조금 더 넓힐 필요가 있다는 의미로 보는 것이 좋습니다. 오히려 지금 전혀 다른 직무로 바꾸면 그동안 쌓은 경력을 버리게 될 가능성이 큽니다. 현 직장에서 가능하다면 고객사 요구사항 대응이나 제품 적용과 양산 조건 개선까지 경험을 추가한 뒤 이직하는 것을 추천합니다. 결국 재생플라스틱 연구원이라는 타이틀보다 친환경 소재를 실제 제품에 적용하고 성능을 개선해본 소재개발 엔지니어라는 방향으로 본인의 경력을 재정의하는 것이 가장 중요해 보입니다.
- 메메에모리삼성전자코상무 ∙ 채택률 48% ∙일치회사
데이터가 너무 많아 말씀드리겠지만 거의 모든 데이터를 참고합니다
합격 메이트삼성전자코부사장 ∙ 채택률 78% ∙일치회사멘티님. 안녕하세요. 반도체 공정 엔지니어는 단위 공정별로 핵심이 되는 대표적인 물리량 측정치를 웨이퍼 맵의 셀 값으로 활용합니다. 식각 공정에서는 두께나 CD 및 에치 레이트를 모니터링하며, 포토 공정에서는 겹침 오차나 리플렉턴스 및 CD 균일도를 중심으로 웨이퍼 산포를 파악합니다. 박막이나 평탄화 공정에서는 막두께와 단차 및 표면 거칠기 지수를 지도 형태로 시각화하여 불량 패턴을 파악합니다. 이러한 측정 수치들이 링 형태나 엣지 집중형 등 특정 패턴을 보일 때 장비 부품 마모나 가스 분사 불균형 같은 원인을 추적합니다. 수율 관리 시 데이터 시각화와 산포 분석 방식을 이해하고 계신 점을 면접에서 강조하시면 좋은 평가를 받습니다. 응원하겠습니다.
함께 읽은 질문
Q. 공정기술 스펙
안녕하십니까. 공정기술 직무 희망하는 인서울 하위권 전자공학과 재학중인 학생입니다. 현재 3학년 1학기까지 마쳤고, 성적은 전공 학점 4.425입니다. 이번에 반도체 랩실(NAND FLASH) 학부 연구생에 지원하였고, 7월 말에 spta 공정실습 예정입니다. 학점을 제외하면 제가 가진 스펙이랄 게 딱히 없어서 걱정입니다. 방학 중에 영어 공부, 파이썬을 활용한 데이터 분석 강의 수강, 반도체 관련 논문 공부 이 세 가지 +학부 연구생 활동에 중점을 둘 생각인데, 앞으로 제가 쌓아야 할 스펙과 방향성을 잘 모르겠어 질문드립니다. 멘토님들의 조언 부탁드립니다.
Q. 반도체 RTL 전문가 양성 4주 집중과정
저는 반도체 공정이나 품질 엔지니어쪽으로 진로를 생각했는데 (반도체가 아닌 자동차 산업군도 생각중이긴 합니다.) 이번 4학년 여름방학에 인턴을 떨어져 교육이라도 듣고자 뒤늦게 모집중이던 위의 오프라인 교육에 신청하였습니다. 근데 제가 회로 설계 엔지니어쪽과는 진로 방향과 맞지 않는 것 같습니다. 그럼에도 불구하고 일단 시야를 넓히고 그나마 인턴이 아닌 방학을 의미있게 보내보고자 위 프로그램에 참여하는 게 맞을까요? 대략적인 프로그램 개요는 아래와 같습니다. 1. 설계 필수 전공 심화 이론 2. Verilog HDL 설계 실습 3. FPGA 개념 이해 및 실습 4. FPGA 심화 실습 (Interface 실습) 5. RTL 설계 프로젝트 실습
Q. 학부연구생 경험이 필수일까요
서성한 공대 전자과에 재학중인 3학년 학생입니다. 제가 늦지 않게 3-2에 학부연구생을 해보고싶어서 자대 교수님께 컨택을 해보아도 모두 4학년부터 받는다고 하시고, 오픈랩 공고가 뜬 타대 교수님 랩실에도 CV, 성적증명서, 자기소개서 등을 작성해서 보내고 면담을 해봐도 결국 4학년부터 가능하다고 하시더라구요.. 소자 관련한 부분이 연구실에서 직접 측정과 같은 것을 경험하기에는 이르다고 하시는데, 제가 3학년 동계방학때에는 동계인턴 하고 4학년 1학기 때 장기현장실습을 해 볼 생각이었는데, 학부연구생 경험이 없으면 그러한 대외활동을 지원하는데에 있어서 경쟁력이 아예 없다고 판단되는데 혹시 취업을 할 때나 저런 인턴 지원시에 학부연구생 경험이 필수일까요? 컨택 할 때마다 안되니 너무 스트레스받네요
궁금증이 남았나요?
빠르게 질문하세요.